Integrating specification and test requirements as constraints in verification strategies for 2D and 3D analog and mixed signal designs

Résumé

Les circuits analogiques et mixtes sont aujourd’hui omniprésents dans les circuits intégrés modernes. Ils sont principalement utilisés dans l’interface entre les signaux du monde réel et le monde numérique. Face à la complexité croissante de ces circuits, plusieurs défis se presentment lors de leur phase de vérification. Selon des études, le nombre de circuits défectueux est en constante croissance et a atteint son maximum au cours des dernières années. Parmi ceux qui échouent 47% sont défectueux en raison de spécifications incorrectes ou incomplètes. Les contraintes imposées par le test sont aussi mises en cause. Ces dernières peuvent être de type physique (ceci inclut les signaux nécessaires pour l’interface avec l’appareillage de test, les impedances d’entrée, etc.) ou environnementales (tension, température, etc.). Malheureusement, le fait de ne pas considérer ces contraintes peut faire en sorte que les circuits soient moins performants ou même défectueux. Actuellement, de nombreuses techniques de vérification sont proposées afin d’obtenir des circuits intégrés parfaitement conformes aux spécifications du premier coup. Toutefois, le nombre très élevé de circuits défectueux et qui requièrent (au moins) une nouvelle itération de design montre bien le besoin de nouvelles techniques plus efficaces et fort rigoureuses. Dans cette thèse, nous proposons une méthodologie de vérification systématique des circuits analogiques et mixtes permettant de rendre plus complètes et cohérentes les spécifications. La méthodologie préconisée est basée sur l’insertion hâtive des tests associés à chacune des spécifications. Elle consiste à exploiter les contraintes introduites par les tests et les spécifications elles-mêmes afin de mieux les expliciter et les documenter réduisant ainsi le nombre de circuits défectueux en raison de spécifications incorrectes ou incomplètes. Ceci est effectué en faisant l’extraction de ces contraintes et en les appliquant lors de la phase de vérification. Afin de permettre une analyse plus complète et systématique de ces contraintes et de déterminer leurs impacts sur le comportement des circuits analogiques et mixtes nous avons développé un algorithme à deux phases. Lors de la première phase, l’algorithme effectue l’intégration automatique des contraintes dans le modèle comportemental du circuit. Lors de la deuxième phase, il fait la vérification des spécifications dans un environnement de simulation sous Matlab. Appliquée aux circuits intégrés bidimensionnels (2D) et tridimensionnels (3D), l’approche proposée a permis de détecter des spécifications non rencontrées ou encore qui n’ont pu être adéquatement vérifiées en raison des contraintes liées aux spécifications et/ou aux tests.

Date	6 févr. 2019
langue originale	Anglais américain
Établissement diplômant	École de technologie supérieure
Superviseur	Claude Thibeault (Directeur(-trice)) & Otmane Ait Mohamed (Codirecteur(-trice))