Intégration en technologie CMOS de circuits de contrôle pour antennes reconfigurables

Résumé

Ce mémoire présente la conception et l’essai d’un circuit intégré en technologie CMOS de 65 nm, capable de fonctionner simultanément comme détecteur de puissance et mélangeur de fréquence. Les futurs réseaux 5G et 6G intégreront un grand nombre de nœuds satellitaires, nécessitant des antennes simples et capables de modeler leur faisceau. Les antennes réseau reconfigurables avec des diodes de déphasage sont idéales pour cette application. Notre circuit contribue à l’amélioration du contrôle de la polarisation des diodes à capacité variable, qui ont tendance à engendrer de la distorsion, en mesurant la puissance et la distorsion du signal déphasé. Suite à une analyse théorique , nous avons conçu un circuit intégré simple de détecteur-mélangeur en nous basant sur un circuit de détecteur de puissance existant. Nous avons également conçu un circuit imprimé dédié pour tester la puce. Lors de ces mesures, nous avons pu confirmer la double fonctionnalité du circuit. Le circuit bénéficie d’une plage dynamique de 27,7 dB en tant que détecteur et de 42 dB en tant que mélangeur, ainsi que d’un taux de réjection des produits d’intermodulation néfastes de plus de 30 dB sur une grande partie de la plage dynamique. Il peut recevoir des signaux allant jusqu’à 10,5 GHz; et le signal à sa sortie peut aller jusqu’à 1 GHz. Le circuit actif n’occupe qu’une surface de 1 507,7 μm2; et il ne consomme que 3,3 mW maximum au repos. Même s’il existe d’autres détecteurs quadratiques et mélangeurs avec de meilleures performances, les résultats nous encouragent à approfondir les études théoriques sur la non-linéarité des transistors, ainsi qu’à améliorer le circuit présenté.

Date	19 févr. 2026
langue originale	Français
Établissement diplômant	École de technologie supérieure
Superviseur	Nicolas Constantin (Directeur(-trice))