Low power agile wideband RF CMOS front-ends for 5G, Wi-Fi 6E and impulse radio applications

Résumé

Les années 2020 appartiennent à la cinquième génération, la 5G, c’est-à-dire une nouvelle norme radio (NR), qui est considérée comme une évolution remarquable par rapport aux systèmes de communication actuels et qui peut être configurée de manière flexible pour divers scénarios d’application. Ainsi, nos vies seront affectées par la 5G de manière plus spectaculaire que tout autre changement technologique, car elle nous mène vers un monde entièrement connecté. La 5G, qui utilise la bande de fréquences sub-6 GHz et le spectre des ondes millimétriques (mm-Wave) avec d’autres technologies RF comme les radios à bande ultra-large (UWB), fournira de multiples services. Alors que la 5G NR est passée de l’état de concept à celui de réalité, la norme Wi-Fi s’est développée en parallèle pour rester au niveau de la norme cellulaire et offrir de meilleures performances et un débit plus élevé. Récemment, l’organisation IEEE a créé un nouveau groupe de travail, le Wi-Fi 6E ou IEEE 802.11ax, pour étudier et réaliser les technologies Wi-Fi de nouvelle génération. Wi-Fi 6E fait référence à l’ensemble des dispositifs Wi-Fi, fournit des débits gigabit avec des performances plus élevées, des débits de données plus rapides et une latence plus faible, et complète le déploiement des réseaux 5G pour fournir une connectivité à l’intérieur, où la 5G NR est beaucoup moins efficace. Le Wi-Fi 6E a été étendu à la bande 6 GHz, offrant une augmentation considérable de la bande passante disponible. Cependant, sa dissipation d’énergie relativement élevée pose des problèmes à l’adoption du Wi-Fi pour les plateformes à faible consommation, telles que les dispositifs de l’Internet des objets (IoT) et les noeuds de capteurs sans fil. Les prévisions d’un grand nombre d’appareils connectés d’ici 2030 et la réalisation de la 5G et de la Wi-Fi 6E entraînent le besoin de techniques au niveau des circuits pour atténuer les interférences croissantes liées à ce nombre croissant d’appareils. À cette fin, ce travail se concentre sur les techniques de conception pour fournir des architectures frontales de récepteur RF hautement résistantes aux interférences, de manière économe en énergie et fonctionnant dans une large gamme de fréquences RF d’entrée. Tout d’abord, une revue de la littérature est présentée. Elle se concentre sur les circuits frontaux des récepteurs RF, leurs circuits au niveau des transistors et leurs spécifications. Dans la deuxième partie de cette thèse, nous démontrons trois récepteurs RF utilisant une configuration de commutation à 4, 8 et 16 chemins qui permettent la sélection de la troisième harmonique de la fréquence de l’oscillateur local (LO), et qui suppriment efficacement les autres harmoniques afin de réduire la fréquence d’entrée et la consommation d’énergie du générateur d’horloge multiphase dans des bandes de fréquences RF plus élevées. En considérant les défis de conception liés au filtre de commutation à N chemins, y compris le nombre de commutateurs, la consommation énergétique du circuit de génération des phases du LO et la performance de bruit, il est démontré qu’un système de filtre de commutation à 8 chemins est préférable pour fournir un compromis approprié entre les effets de repli harmonique, la mesuresbruit, la surface du circuit et la consommation d’énergie. Ainsi, la troisième partie de cette thèse démontre un récepteur RF à sélection d’harmoniques tolérant aux bloqueurs qui peut être reconfiguré pour sélectionner les premières et troisièmes harmoniques de la fréquence de commutation dans les bandes de fréquences basses et hautes, respectivement. Nous présentons un circuit intégré de preuve de concept en technologie CMOS 130 nm. Nous présentons un circuit intégré de preuve de concept dans un processus de technologie CMOS et nous présentons les résultats de mesures. De fortes interférences hors bande (OOB) ou des bloqueurs indésirables peuvent désensibiliser un récepteur. Pour améliorer la résilience aux bloqueurs, le circuit frontal RF doit éviter l’amplification aux fréquences des bloqueurs au niveau du noeud d’entrée du récepteur. Pour ce faire, deux architectures différentes de récepteurs RF à large bande et antibruit sont présentées. Elles sont capables de tolérer les bloqueurs d’harmoniques LO sans sacrifier les performances en matière de bruit et en éliminant les pré-filtres SAW tout en consommant peu d’énergie d’horloge. Les résultats de mesure des prototypes de circuits intégrés en CMOS 65 nm confirment les avantages de nos techniques. La dissipation d’énergie étant toujours importante pour les dispositifs de communication à large bande, il est possible d’économiser davantage d’énergie en exploitant une architecture IR-UWB à conversion directe auto-démodulante. À cette fin, cette thèse décrit l’étude, la conception, la fabrication et la caractérisation d’une électronique frontale IR-UWB non cohérent à double bande reconfigurable. Le récepteur IR-UWB multi-bandes proposé peut être reconfiguré numériquement dans différents modes de fréquence de fonctionnement, et est capable de supporter des données modulées en modulation par déplacement de fréquence binaire (FSK) en plus de la modulation tout-ou-rien (OOK), et permet de tirer parti de la signalisation ternaire en combinant les modulations OOK et FSK. Enfin, une méthodologie de conception détaillée est proposée, les résultats de mesure du récepteur fabriqué en technologie CMOS TSMC 130 nm et des discussions sont présentées. Les techniques présentées permettront sans aucun doute le développement de nouvelles applications et contribueront ainsi à l’avancement des connaissances scientifiques sur les récepteurs frontaux à large bande RF.

Date	12 déc. 2022
langue originale	Anglais américain
Établissement diplômant	École de technologie supérieure
Superviseur	Frédéric Nabki (Directeur(-trice))