Ce projet de maîtrise s’intéresse à la représentativité du test de balayage à vitesse nominale (SBAST : Scan based at-speed test) versus le mode fonctionnel en termes de délais et de bruit sur l’alimentation. Dans la littérature, les efforts déployés pour vérifier si le mode test est représentatif du mode fonctionnel ont porté presqu’exclusivement sur le mode test, le mode fonctionnel étant considéré comme un point de référence stable. À partir d’expérimentations préliminaires (Thibeault and Larche 2012), on a remarqué que le mode fonctionnel à multiples domaines d’horloge amène l’apparition de fluctuations indésirables appelées produits d’intermodulation (PIMs), jusqu’ici inexplorés dans ce contexte. Un des objectifs de cette recherche a donc porté sur l’étude de l’impact des PIMs sur les délais de propagation et sur la tension d’alimentation. Afin d’atteindre les objectifs de recherche, une plateforme expérimentale a été mise en place. Cette plateforme comprend un testeur et un circuit sous test (CUT). Du même coup, nous avons étudié l’impact de la présence d’un testeur dans le même dispositif que le CUT.
Les résultats obtenus démontrent que sous certaines limites fréquentielles, le test de balayage à vitesse nominale n’est pas représentatif du mode fonctionnel. Principalement parce que les PIMs présents dans le mode fonctionnel à multiples domaines d’horloge ne sont pas présents dans le mode test, car les horloges multiples ne sont pas distribuées dans ce mode. On conclue également que les PIMs présents dans le mode fonctionnel ont un impact sur les délais de propagation et sur la tension d’alimentation. Finalement, selon nos expérimentations, le testeur, qui génère l’horloge de test, a un impact sur le délai de propagation.
| Date | 17 janv. 2013 |
|---|
| langue originale | Français |
|---|
| Établissement diplômant | - École de technologie supérieure
|
|---|
| Superviseur | Claude Thibeault (Directeur(-trice)) & Yvon Savaria (Codirecteur(-trice)) |
|---|
- Circuits intégrés Essais. Réseaux logiques programmables par l'utilisateur. alimentation
- balayage
- délai
- fonctionnel
- FPGA
- horloge
- intermodulation
- mode
- multiple
- nominale
- produit
- propagation
- tension
- test
- vitesse
- mode fonctionnel
Larche, J. (Auteur(e)),
Thibeault (Directeur(-trice)) & Savaria (Codirecteur(-trice)),
17 janv. 2013Thèses et mémoires: Mémoire de maîtrise › Maîtrise en ingénierie: Génie électrique