Étude de l’effet du conditionnement de l’horloge sur les modes test et mission dans les circuits FPGA

Résumé

Ce projet de maîtrise porte sur l’évaluation de la représentativité du mode test par rapport au mode mission en présence du conditionnement d’horloge, une technique largement utilisée pour réduire la consommation d’énergie dans les circuits électroniques. Cependant, cette technique génère du bruit d’alimentation (Power Supply Noise, PSN), provoquant des fluctuations transitoires de tension dans le réseau de distribution d’alimentation (Power Delivery Network, PDN), ce qui perturbe les délais de propagation. Une architecture de ligne de délai optimisée a été développée afin d’évaluer les variations de délai sur une large plage de fréquences. La technique de test de panne de type délai, Launch on Capture (LC), a été appliquée en mode test. Un paramètre Pause a également été introduit afin d’ajuster précisément le moment d’application du LC. Par ailleurs, différents ratios d’activité de commutation des bascules ont été testés afin d’évaluer leur impact sur les délais. Deux plateformes FPGA, ZC702 et ZEDBOARD, ont été utilisées afin d’analyser leur comportement transitoire face aux variations d’impédance du réseau de distribution d’alimentation en termes de délais. Un algorithme a été adapté pour explorer différentes combinaisons des paramètres LC et Pause, permettant de trouver la meilleure représentativité possible. Les expérimentations en mode mission ont confirmé l’apparition de deux phases transitoires : la première débute à l’injection du bruit, tandis que la deuxième commence lorsque le bruit est arrêté. En revanche, en mode test, le bruit reste activé durant ces deux phases transitoires. Les résultats révèlent que la carte ZEDBOARD présente une meilleure représentativité lorsqu’il s’agit de configurer une seule transition Launch suivie d’une transition Capture. De même, le nombre de bascules dans un bloc générateur de bruit est directement proportionnel aux valeurs des délais. Enfin, pour les deux modèles de cartes, le mode test sous-estime systématiquement les délais, mettant en évidence l’influence des variations d’impédance du PDN sur la précision des mesures.

Date	22 mai 2025
langue originale	Français
Établissement diplômant	École de technologie supérieure
Superviseur	Claude Thibeault (Directeur(-trice))