Passer à la navigation principale Passer à la recherche Passer au contenu principal

Amélioration des méthodes d’émulation des pannes par les radiations cosmiques sur les FPGA

  • Mariem Laouej

Thèses et mémoires: Mémoire de maîtriseMaîtrise en ingénierie: Génie électrique

Résumé

La terre est bombardée par un flux de particules chargées énergétiques appelées rayons cosmiques. Les effets des rayons cosmiques sur la microélectronique sont connus et sont de plus en plus préoccupants, en particulier pour les systèmes embarqués des avions volant à des altitudes de plus en plus élevées. En effet, la diminution de la taille des transistors a fait en sorte que les circuits sont en général plus sensibles aux radiations cosmiques. Dans ce contexte, il est important d’investiguer la réaction de ces systèmes embarqués face aux radiations. Si les tests accélérés sous faisceaux de particules demeurent la manière la plus réaliste de faire cette investigation, d’autres techniques, telle l’émulation, permettent d’initier cette tâche. L’objectif de ce projet est l’amélioration d’une méthode d’injection de pannes par émulation en terme de représentativité ainsi qu’en terme de rapidité pour la reproduction la plus fidèle possible des résultats des tests sous faisceaux de neutrons obtenus au laboratoire TRIUMF de Vancouver. Dans ce mémoire, une série d’expérimentations d’injection de pannes est effectuée tout en ciblant des parties précises de la mémoire de configuration des circuits utilisés. Les circuits utilisés par nos expérimentations sont les FPGA à base de mémoire SRAM, qui représentent un choix populaire dans les environnements aéronautiques. Le type des pannes ciblées, très fréquemment rencontré dans les composants de mémoire SRAM, est le SEU (single event upset), qui constitue l’effet habituel du passage d’un neutron dans une région sensible d’un microcircuit. Nous proposons une nouvelle méthode qui consiste à attaquer les parties essentielles des bits des LUT (Look Up Table), représentant la plus petite entité configurable du FPGA permettant la mise en oeuvre des fonctions logiques simples, ainsi que des bits Non LUT, représentant les autres bits de configuration, tout en considérant la différence de sensibilité entre ces bits. Cette approche est efficace, elle contribue à la réalisation de notre objectif, de plus, elle permet une estimation de nombre des bits critiques.
Date29 juil. 2021
langue originaleFrançais
Établissement diplômant
  • École de technologie supérieure
SuperviseurClaude Thibeault (Directeur(-trice))

Mots-clés

  • FPGA à mémoire SRAM
  • SEU
  • injection de pannes
  • effet de radiations
  • benchmarks

Citer cette ressource

'