Comparaison des stratégies de synchronisation pour circuits intégrés

Résumé

Le présent mémoire porte sur la comparaison de quatre stratégies de synchronisations retrouvées dans les circuits intégrés pour évaluer leurs performances suite à une implémentation avec les outils de conception assistée par ordinateur utilisés en industrie. On y retrouve trois stratégies reconnues dans la communauté scientifique, la stratégie synchrone, la stratégie asynchrone bundled-data et la stratégie du wave pipelining, ainsi qu’une nouvelle stratégie proposée par Michel Kafrouni, la stratégie pseudo-asynchrone avec emprunt d’horloge. La loi de Moore, qui stipule que le nombre de transistors dans un circuit intégré double à chaque deux ans, a entraîné l’effervescence de l’utilisation de la stratégie de synchronisation synchrone dans l’industrie du semi-conducteur. Cependant, au cours de dernières années, on a pu noter un important ralentissement au niveau du développement des procédés de fabrication, limitant l’augmentation des performances d’un système utilisant cette stratégie. À ce jour, on retrouve plusieurs stratégies de synchronisation proposant des améliorations face à la stratégie synchrone. En premier, on retrouve la stratégie asynchrone bundled-data, qui propose l’utilisation de contrôleurs afin d’autoréguler le cadencement du circuit. Ensuite, on retrouve la stratégie du wave pipelining, qui tente de pousser les limites des performances en modélisant les délais combinatoires comme une ligne de transmission. Finalement, on retrouve la stratégie pseudo-asynchrone avec emprunt d’horloge, qui propose un hybride entre la stratégie synchrone et la stratégie asynchrone pour exploiter leurs avantages. Étant donné l’incompatibilité de conception des stratégies non synchrones avec les outils de conception assistée par ordinateur, des méthodes non conventionnelles ont dû être utilisées pour contraindre l’analyse statique des délais. Dans un premier temps, la méthode du local clock set a été utilisée pour modéliser la stratégie asynchrone. Par la suite, une nouvelle méthode a été conçue pour modéliser le Wave Pipelining en fonction des équations retrouvées dans la littérature scientifique. Enfin, une nouvelle méthode a également été conçue en collaboration avec Michel Kafrouni pour implémenter la stratégie pseudo-asynchrone avec emprunt d’horloge. Les résultats obtenus dans la présente recherche ont permis de mettre en lumière le potentiel que propose la stratégie pseudo-asynchrone avec emprunt d’horloge. À performance égale aux autres stratégies, elle à démontré une réduction de la surface utilisée ainsi qu’une réduction de la puissance consommée pour les circuits de grande taille. Des améliorations à la méthode développée pour cette stratégie sont recommandées afin d’optimiser la consommation de la puissance associée au réseau de l’horloge sans intervention humaine.

Date	19 sept. 2024
langue originale	Français
Établissement diplômant	École de technologie supérieure
Superviseur	Claude Thibeault (Directeur(-trice))