Optimization of very low time step FPGA-based simulations using a fixed admittance matrix approach

Résumé

Cette recherche est dédiée à l’étude de la méthode présentée par Pejovic and Maksimovic (1994). Plus précisément, ce travail a trois objectifs. Premièrement, d’étudier et de quantifier les effets de cette méthode sur la précision des simulations. Deuxièmement, à partir de cette information, de développer une méthode pour optimiser le paramètre Gs sans avoir recours à l’essaie et l’erreur. Un algorithme est donc proposé pour optimiser d’une manière automatique le paramètre Gs. Cette méthode a été validée sur trois topologies différentes, soient un onduleur deux niveaux, un onduleur trois niveaux NPC et un convertisseur matricielle directe. Troisièmement, d’explorer des solutions possibles qui conservent les avantages d’utiliser une matrice d’admittance fixe (petit pas de calcul, faible consommation de mémoire) tout en réduisant ses inconvénients (simulations moins précises). Une méthode est proposée qui offre la précision d’une matrice d’admittance variable, mais avec un requis de mémoire beaucoup plus faible. Cette méthode à été validée en temps différé, mais il reste à déterminer si elle peut être implémenter sur FPGA avec un pas de calcul assez petit.

Date	19 déc. 2014
langue originale	Anglais américain
Établissement diplômant	École de technologie supérieure
Superviseur	Handy Fortin Blanchette (Directeur(-trice))