Prédiction et analyse statistique des performances des circuits asynchrones dans un contexte d’adaptation dynamique de la tension d’alimentation

Résumé

L'analyse des circuits asynchrones revêt une importance cruciale dans la conception et l'optimisation des systèmes électroniques, permettant de garantir des performances fiables et efficaces. Cette thèse se penche sur deux aspects cruciaux de l'analyse des circuits asynchrones. Dans le premier volet, la thèse explore les contraintes de délai pour les circuits SRBDHF (Single Rail Bundled Data Handshake Free) utilisant la technique DVS (Dynamic Voltage Scaling) afin de gérer la consommation d'énergie. Un modèle novateur est proposé pour définir ces contraintes, couvrant divers aspects tels que la synchronisation, la dégradation du signal de synchronisation et la sensibilité des portes logiques à la variation de tension d'alimentation. Ces contraintes, jusque-là non explicitement formulées, sont cruciales pour garantir la conformité temporelle. Les résultats des simulations mettent en évidence la faisabilité de respecter ces contraintes avec la DVS, mais indiquent également que des ajustements peuvent être nécessaires pour optimiser la propagation des signaux et l'efficacité des opérations. Le second volet de cette thèse introduit un modèle d'analyse statistique de performance spécialement adapté aux pipelines asynchrones. Ce modèle est applicable à deux styles de circuits asynchrones, les SRBDHF et les CE (Click Element), et il permet une évaluation efficace des performances face à des variations de procédé de fabrication, de tension et de température. Il inclut un modèle de variabilité de délai pour évaluer l'impact des variations de procédé de fabrication sur les performances, ainsi qu'un modèle d'analyse statistique de performance intégrant diverses vérifications de contraintes, logiques et temporelles. La prise en compte de la variation de tension d'alimentation dans l'analyse, de la région nominale à la région proche du seuil, ainsi que des variations de température, est essentielle pour vérifier les différentes contraintes statistiques. Les résultats démontrent que ce modèle offre une précision raisonnable, avec une erreur moyenne de seulement 2% par rapport aux analyses détaillées basées sur des simulations Monte Carlo de bas niveau. De plus, cette méthode permet une évaluation rapide des performances des circuits asynchrones, réduisant considérablement le temps nécessaire pour des analyses approfondies. Ces deux aspects de la thèse apportent une contribution significative à l'analyse des circuits asynchrones, offrant des perspectives prometteuses pour l'avancement de la conception de ces circuits.

Date	10 oct. 2024
langue originale	Français
Établissement diplômant	École de technologie supérieure
Superviseur	Claude Thibeault (Directeur(-trice)) & Yvon Savaria (Codirecteur(-trice))